Мікропрограмних автоматів на постійному запам`ятовуючому пристрої для кодування манчестерського

[ виправити ] текст може містити помилки, будь ласка перевіряйте перш ніж використовувати.

скачати

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ

НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ УКРАЇНИ

"КИЇВСЬКИЙ ПОЛІТЕХНІЧНИЙ ІНСТИТУТ"

КАФЕДРА КЕВА

Курсова робота

за курсом: "Аналогова та цифрова електроніка"

"Мікропрограмних автоматів на ПЗП для кодування манчестерського коду"

Виконав:

студент групи ДК-71

Феськов Д.А.

Перевірив:

ст. пр. Собченко В.В.

Київ - 2010

ЗМІСТ

Введення

1. Теоретичні відомості

1.1 Тригери і Регістри

1.2 Мультиплексори

1.3 ПЗУ

1.4 мікропрограмного автомата на ПЗУ

1.5 Код Манчестер-II

1.6 Протокол передачі даних

2. Структурна схема пристрою

3. Симуляція схеми в САПР Altera Quartus II

Висновки

Додаток

ВСТУП

До теперішнього часу найбільш досконалі принципи і засоби взаємодії людини з навколишнім світом (технології взаємодії) забезпечила цифрова техніка. Її найменш надлишковий алфавіт - дворівневі символи, якими виявилося можливим представляти (кодувати) будь-яку інформація - призвів до створення надзвичайно точних, надійних, малогабаритних і функціонально-нарощуваних пристроїв. Використання в цифровій техніці однорядкове резюме алфавіту призвело до створення нових, виключно ефективних методів передачі, зберігання й перетворення сигналів, до нових засобів обробки інформації - інформаційних технологій (під цим словосполученням розуміють технологію обробки інформації з використанням сучасних засобів цифрової техніки і її вершини - обчислювальної техніки) . Так народилися засновані на нових принципах сучасні інформаційні технології: зв'язки (цифровий зв'язок і цифрове телебачення), виявлення (цифрова радіолокація і цифрова навігація), обчислень і автоматичного керування (електронно-обчислювальна техніка), техніки вимірювань і т.д.

Цифрова техніка стоїть на трьох "китах". Перший "кит" - теорема про дискретизації. У цій теоремі теоретично обгрунтована можливість отримання цифрового еквіваленту (цифрового способу) аналогового сигналу, зберігати зраджувати і обробляти який виявилося значно простіше і точніше, ніж здійснювати аналогічні дії над аналоговим сигналом. Другий "кит" - алгебра логіки (булева алгебра). Алгебра логіки дозволила поставити аналіз і синтез цифрових схем на міцних математичний фундамент. Третій "кит" - імпульсна техніка, з якої цифрова техніка запозичила багато принципів, елементи та пристрої.

Цифрові пристрої мають ряд переваг перед аналоговими: величезна ступінь інтеграції, складова сотні мільйонів транзисторів на одній мікросхемі, надзвичайно низька похибка, мала залежність від параметрів навколишнього середовища.

Області застосування цифрової техніки воістину безмежні. До сказаного раніше можна додати, що в даний час до 90% всіх розроблюваних пристроїв - цифрові.

У даній роботі пропонується до розгляду спосіб передачі даних на великі відстані

Код Манчестер-II широко використовується при передачі сигналів на великі відстані, зокрема, в локальних мережах.

  1. ТЕОРЕТИЧНІ ВІДОМОСТІ

1.1 Тригери і регістри

Тригери і регістри є простими представниками цифрових мікросхем, що мають внутрішню пам'ять. Якщо вихідні сигнали логічних елементів і комбінаційних мікросхем однозначно визначаються їх поточними вхідними сигналами, то вихідні сигнали мікросхем із внутрішньою пам'яттю залежать також ще й від того, які вхідні сигнали і в якій послідовності надходили на них у минулому, тобто вони пам'ятають передісторію поведінки схеми. Саме тому їх застосування дозволяє будувати набагато більш складні і інтелектуальні цифрові пристрої, ніж у випадку найпростіших мікросхем без пам'яті. Мікросхеми з внутрішньою пам'яттю називаються ще послідовними або послідовних, на відміну від комбінаційних мікросхем.

Тригери і регістри зберігають свою пам'ять тільки до тих пір, поки на них подається напруга живлення. Інакше кажучи, їх пам'ять відноситься до типу оперативної (на відміну від постійної пам'яті і перепрограммируемой постійної пам'яті, яким відключення живлення не заважає зберігати інформацію). Після виключення живлення і його подальшого включення тригери і регістри переходять у випадкове стан, тобто їх вихідні сигнали можуть встановлюватися як в рівень логічної одиниці, так і в рівень логічного нуля. Це необхідно враховувати при проектуванні схем.

Великою перевагою тригерів і регістрів перед іншими типами мікросхем з пам'яттю є їх максимально високу швидкодію (тобто мінімальні часи затримок спрацьовування і максимально висока допустима робоча частота). Саме тому тригери і регістри іноді називають також сверхоперативной пам'яттю. Однак недолік тригерів і регістрів в тому, що обсяг їх внутрішньої пам'яті дуже малий, вони можуть зберігати лише окремі сигнали, біти (тригери) або окремі коди, байти, слова (регістри).

Тригер можна розглядати як однорозрядною, а регістр - як багаторозрядних комірку пам'яті, яка складається з кількох тригерів, з'єднаних паралельно (звичайний, паралельний регістр) або послідовно (зсувний регістр або, що те ж саме, регістр зсуву).

В основі будь-якого тригера (англ. - "тrigger" або "flip-flop") лежить схема з двох логічних елементів, які охоплені позитивними зворотними зв'язками (тобто сигнали з виходів подаються на входи). У результаті подібного включення схема може перебувати в одному з двох стійких станів, причому знаходитися як завгодно довго, поки на неї подано напругу живлення.

Приклад такої схеми (так званої критичної осередки) на двох двухвходових елементах І-НЕ представлений на малюнку 1.1.1. У схеми є два інверсних входу:-R - скидання (від англійського Reset), і-S - установка (від англійського Set), а також два виходи: прямий вихід Q і інверсний вихід-Q.

Малюнок 1.1.1 - Схема критичної осередки

Для правильної роботи схеми негативні імпульси повинні надходити на її входи не одночасно. Прихід імпульсу на вхід-R переводить вихід-Q в стан одиниці, а так як сигнал-S при цьому одиничний, вихід Q стає нульовим. Цей же сигнал Q надходить по ланцюгу зворотного зв'язку на вхід нижнього елемента. Тому навіть після закінчення імпульсу на вході-R стан схеми не змінюється (на Q залишається нуль, на-Q залишається одиниця). Точно так само при приході імпульсу на вхід-S вихід Q в одиницю, а вихід-Q - в нуль. Обидва ці стійких стану критичної осередки можуть зберігатися як завгодно довго, поки не прийде черговий вхідний імпульс, - іншими словами, схема має пам'ять.

Якщо обидва вхідних імпульсу прийдуть строго одночасно, то в момент дії цих імпульсів на обох виходах будуть поодинокі сигнали, а після закінчення вхідних імпульсів виходи випадковим чином потраплять до одного з двох стійких станів. Точно так само випадковим чином буде обрана одна з двох стійких станів критичної осередку при включенні харчування. Тимчасова діаграма роботи критичної осередку показана на малюнку 1.1.1.

У стандартні серії цифрових мікросхем входить декілька типів мікросхем тригерів, що розрізняються методами управління, а також вхідними і вихідними сигналами. На схемах тригери позначаються літерою Т. У вітчизняних серіях мікросхем тригери в залежності від типу мають заголовок ТР (RS-тригер), ТБ (JK-тригер) і ТМ (D-тригер).

Найпоширеніший D-тригер займає, можна сказати, проміжне положення між RS-тригером і JK-тригером. Крім загальних для всіх тригерів входів установки і скидання-S і-R, він має один інформаційний вхід D (вхід даних) і один тактовий вхід C. Прикладом може служити показана на малюнку 1.1.2 мікросхема ТМ2, що містить в одному корпусі два D-тригера з прямими і інверсними виходами. Таблиця істинності D-тригера ТМ2 наведена в таблиці 1.1.1.

Малюнок 1.1.2 - УДО і тимчасові діаграми D-тригера

Таблиця 1.1.1 - Таблиця істинності D-тригера

- S

-R

C

D

-

0

1

Ф

Ф

1

0

1

0

Ф

Ф

0

1

0

0

Ф

Ф

Ф

Ф

1

1

1

1

0

1

1

0

0

1

1

1

0

Ф

Q

Q

1

1

1

Ф

Q

Q

1

1

1 → 0

Ф

Q

Q

Тактується тригер (тобто змінює свій стан) по позитивному фронті сигналу С (з його переходу з нуля в одиницю) залежно від стану входу даних D.

Регістри (англ. register) представляють собою, по суті, кілька D-тригерів (зазвичай від 4 до 16), з'єднаних між собою тим чи іншим способом. Тому принципової різниці між ними та окремими D-тригерами не існує. Правда, тригери, що входять до складу регістрів, не мають такої кількості різноманітних керуючих входів, як поодинокі тригери.

На схемах регістри позначаються літерами RG. У вітчизняних серіях мікросхем регістрам відповідають букви ІР. Всі регістри поділяються на дві великі групи: паралельні регістри; регістри зсуву (або зсувні регістри).

Існують регістри та інших типів, але вони застосовуються набагато рідше, ніж паралельні і зсувні, так як мають вузькоспеціальне призначення.

У паралельних регістрах кожен з тригерів має свій незалежний інформаційний вхід (D) і свій незалежний інформаційний вихід. Тактові входи (С) усіх тригерів з'єднані між собою. У результаті паралельний регістр представляє собою багаторозрядних, багатовхідних тригер.

У зсувних регістрах всі тригери з'єднані в послідовний ланцюжок (вихід кожного попереднього тригера з'єднаний зі входом D наступного тригера). Тактові входи всіх тригерів (С) об'єднані між собою. У результаті такої тригер може розглядатися як лінія затримки, вхідний сигнал якої послідовно перезаписується з трігера в тригер по фронту тактового сигналу С. Інформаційні входи і виходи тригерів можуть бути виведені назовні, а можуть і не виводитися - залежно від функції, що виконується регістром.

Паралельні регістри, у свою чергу, діляться на дві групи: регістри, що спрацьовують по фронту керуючого сигналу С (або тактируемого регістри); регістри, що спрацьовують за рівнем керуючого сигналу С (або стробований регістри).

Найчастіше в цифрових схемах використовуються регістри, керовані фронтом (тобто тактируемого), однак і стробований регістри мають своє коло завдань, в яких їх ніщо не може замінити.

Принцип дії регістрів, що спрацьовують по фронту тактового сигналу, нічим не відрізняється від принципу дії D-тригера. За позитивного фронту тактового сигналу С кожен з виходів регістра встановлюється в той рівень, який був у цей момент на відповідному цього виходу вході D, і зберігається таким до приходу наступного позитивного фронту сигналу С. Тобто якщо тригер запам'ятовує один сигнал (один двійковий розряд, один біт), то регістр запам'ятовує відразу кілька (4, 6, 8, 16) сигналів (кілька розрядів, бітів).

У стандартні серії входить декілька типів паралельних регістрів, що спрацьовують по фронту (Малюнок 1.1.3). Розрізняються вони кількістю розрядів, наявністю або відсутністю інверсних виходів, наявністю або відсутністю входу скидання (-R) або дозволу запису (-WE), а також типом вихідних каскадів (2С або 3С) і, відповідно, наявністю або відсутністю входу дозволи-EZ. Іноді на схемах тактовий вхід З позначається WR - сигнал запису в регістр.

Малюнок 1.1.3 - Паралельні регістри стандартних серій, що спрацьовують по фронту

Більшість регістрів мають вісім розрядів, тобто запам'ятовують один байт інформації.

Таблиці істинності регістрів дуже прості і не відрізняються принципово від таблиці істинності D-тригерів. Відмінність від тригерів з'являється тільки у разі наявності у регістру додаткових керуючих входів дозволу запису-WE і дозволу виходу-EZ. В якості прикладу в таблиці 1.1.3 наведена таблиця істинності регістру ІР27.

Таблиця 1.1.2 - Таблиця істинності паралельного регістра ІР27

- WE

C

D

0

0

0

0

1

1

0

0

Ф

Q

0

1

Ф

Q

0

Ф

Q

Одне з основних застосувань регістрів полягає у зберіганні необхідного коду протягом потрібного часу. Якщо для роботи іншої частини схеми необхідно мати вхідний код, який можна легко змінювати, то для цього якраз підходить регістр.

На рис. 8.3 показана типова схема включення регістра для зберігання коду і тимчасова діаграма його роботи.

Малюнок 1.1.4 - Зберігання коду в паралельному регістрі

Код на вході регістру може змінюватися довільним чином, але в той момент, коли цей код приймає необхідне значення, на вхід С тригера подається синхросигнал (строб), який записує код в реєстр. Цей код буде зберігатися в регістрі до приходу наступного стрибає. Причому важливо і те, що всі біти вихідного коду регістру будуть перемикатися одночасно навіть в тому випадку, коли розряди вхідного коду перемикаються не одночасно. Головне, щоб до приходу позитивного фронту стробі (сигналу С) всі розряди вхідного коду прийняли потрібний, стійке значення.

1.2 Мультиплексори

Мультиплексори (англійське Multiplexer) призначені для почергової передачі на один вихід одного з декількох вхідних сигналів, тобто для їх мультиплексування. Кількість мультіплексіруемих входів називається кількістю каналів мультиплексора, а кількість виходів називається числом розрядів мультиплексора. Управління роботою мультиплексора (вибір номера каналу) здійснюється за допомогою вхідного коду адреси.

Мультиплексори бувають з виходом 2С і з виходом 3С. Виходи мультиплексорів бувають прямими і інверсними. Вихід 3С дозволяє об'єднувати виходи мультиплексорів з виходами інших мікросхем, а також отримувати двонаправлені і мультиплексованих лінії. Деякі мікросхеми мультиплексорів мають вхід дозволу / заборони С (інше позначення - S), який при забороні встановлює прямий вихід на нульовий рівень.

На малюнку 1.2.1 показані для прикладу декілька мікросхем мультиплексорів зі складу стандартних серій. У вітчизняних серіях мультиплексори мають код типу мікросхеми КП. На схемах мікросхеми мультиплексорів позначаються літерами MS.

Малюнок 1.2.1 - Приклади мікросхем мультиплексорів

У таблиці 1.2.1 як приклад наведена таблиця істинності однорозрядного 8-канального мультиплексора КП7.

Таблиця 1.2.1 - Таблиця істинності 8-канального мультиплексора КП7

4

2

1

- S

Q

-Q

Ф

Ф

Ф

1

0

0

0

0

0

0

D0

-D0

0

0

1

0

D1

-D1

0

1

0

0

D2

-D2

0

1

1

0

D3

-D3

1

0

0

0

D4

-D4

1

0

1

0

D5

-D5

1

1

0

0

D6

-D6

1

1

1

0

D7

-D7

Затримки вихідного сигналу мультиплексора по входах керуючого (адресного) коду приблизно в два рази перевищують затримки логічних елементів, а з інформаційних входів - приблизно в півтора рази. Точні величини затримок треба дивитися в довідниках.

1.3 ПЗУ

Пам'ять - це завжди дуже складна структура, що включає в себе безліч елементів. Щоправда, внутрішня структура пам'яті - регулярна, більшість елементів однакові, зв'язку між елементами порівняно прості, тому функції, виконувані мікросхемами пам'яті, не надто складні.

Пам'ять призначена для запам'ятовування, зберігання якихось масивів інформації, простіше кажучи, наборів, таблиць, груп цифрових кодів. Кожен код зберігається в окремому елементі пам'яті, званому осередком пам'яті. Основна функція будь-якої пам'яті якраз і полягає у видачі цих кодів на виходи мікросхеми за зовнішнім запитом. А основний параметр пам'яті - це її обсяг, тобто кількість кодів, які можуть в ній зберігатися, і розрядність цих кодів.

Принцип організації пам'яті записується таким чином: спочатку пишеться кількість осередків, а потім через знак множення (косий хрест) - розрядність коду, що зберігається в одній комірці. Наприклад, організація пам'яті 64Кх8 означає, що пам'ять має 64К (тобто 65536) осередків і кожна комірка - восьмирозрядний.

У залежності від способу занесення (записи) інформації і від способу її збереження, мікросхеми пам'яті розділяються на наступні основні типи:

  • Постійна пам'ять (ПЗУ - постійне запам'ятовуючий пристрій, ROM - Read Only Memory - пам'ять тільки для читання), в яку інформація заноситься один раз на етапі виготовлення мікросхеми. Така пам'ять називається ще масковим ПЗУ. Інформація в пам'яті не пропадає при виключенні її живлення, тому її ще називають незалежною пам'яттю.

  • Програмована постійна пам'ять (ППЗУ - програмований ПЗУ, PROM - Programmable ROM), в яку інформація може заноситися користувачем за допомогою спеціальних методів (обмежене число разів). Інформація в ППЗУ теж не пропадає при виключенні її харчування, тобто вона також енергонезалежна.

  • Оперативна пам'ять (ОЗП - оперативний запам'ятовуючий пристрій, RAM - Random Access Memory - пам'ять з довільним доступом), запис інформації до якої найбільш проста і може здійснюватися користувачем скільки завгодно разів протягом усього терміну служби мікросхеми. Інформація в пам'яті пропадає при виключенні її живлення.

Існує безліч проміжних типів пам'яті, а також безліч підтипів, але зазначені - найголовніші, принципово відрізняються один від одного. Хоча, різниця між ПЗУ і ППЗУ з точки зору розробника цифрових пристроїв, як правило, не так вже й велика. Тільки в окремих випадках, наприклад, при використанні так званої флеш-пам'яті (flash-memory), що представляє собою ППЗУ з багаторазовим електричним стиранням і перезаписом інформації, ця різниця справді надзвичайно важлива. Можна вважати, що флеш-пам'ять займає проміжне положення між ОЗУ і ПЗУ.

У загальному випадку будь-яка мікросхема пам'яті має наступні інформаційні висновки:

  • Адресні висновки (вхідні), що утворюють шину адреси пам'яті. Код на адресних лініях представляє собою двійковий номер комірки пам'яті, до якої відбувається звернення в даний момент. Кількість адресних розрядів визначає кількість комірок пам'яті: при кількості адресних розрядів n кількість осередків пам'яті одно 2n.

  • Висновки даних (вихідні), що утворюють шину даних пам'яті. Код на лініях даних являє собою вміст тієї комірки пам'яті, до якої виробляється звернення в даний момент. Кількість розрядів даних визначає кількість розрядів всіх елементів пам'яті (зазвичай воно буває рівним 1, 4, 8, 16). Як правило, виходи даних мають тип вихідного каскаду ОК або 3С.

  • У разі оперативної пам'яті, крім вихідний шини даних, може бути ще й окрема вхідна шина даних, на яку подається код, записується у вибрану комірку пам'яті. Інший можливий варіант - поєднання вхідний і вихідний шин даних, тобто двунаправленная шина, напрямок передачі інформації за якою визначається керуючими сигналами. Двонаправлена ​​шина застосовується зазвичай при кількості розрядів шини даних 4 або більше.

  • Керуючі висновки (вхідні), які визначають режим роботи мікросхеми. У більшості випадків у пам'яті є вхід вибору мікросхеми CS (їх може бути кілька, об'єднаних за функції І). У оперативної пам'яті також обов'язково є вхід запису WR, активний рівень сигналу на якому переводить мікросхему в режим запису.

ППЗУ діляться на репрограмміруемие або перепрограмувальні ПЗУ (РПЗУ, EPROM - Erasable Programmable ROM), тобто допускають стирання і перезапис інформації, і одноразово програмовані ПЗУ. У свою чергу, РПЗУ діляться на ПЗП, інформація в яких стирається електричними сигналами (EEPROM - Electrically Erasable Programmable ROM), і на ПЗП, інформація в яких стирається ультрафіолетовим випромінюванням через спеціальне прозоре віконце в корпусі мікросхеми (власне EPROM - Erasable Programmable ROM). Запис інформації в будь-які ППЗУ проводиться за допомогою подачі певних послідовностей електричних сигналів (як правило, підвищеної напруги) на висновки мікросхеми.

Розрізняються мікросхеми постійної пам'яті своїм обсягом (від 32 байт до 8 Мбайт і більше), організацією (зазвичай кількість розрядів даних буває 4, 8 або 16), способами управління (призначенням керуючих сигналів), типами вихідних каскадів (зазвичай ОК або 3С), швидкодією (зазвичай затримка складає від одиниць до сотень наносекунд). Але суть усіх мікросхем ПЗУ залишається однією і тією ж: є шина адреси, на яку треба подавати код адреси потрібної комірки пам'яті, є шина даних, на яку видається код, записаний у адресується комірці, і є входи керування, які дозволяють або забороняють видачу інформації з адресується осередки на шину даних.

На рис. 1.3.1 представлені для прикладу кілька найпростіших і типових мікросхем постійної пам'яті.

Малюнок 1.3.1 - Приклади мікросхем ППЗУ вітчизняного виробництва

Мікросхема К155РЕ3 (аналог - N8223N) представляє собою одноразово програмована ППЗУ з організацією . Вихідний стан (до програмування) - всі біти всіх осередків нульові. Для програмування (запису інформації) використовується спеціальний програматор, що подає на розряди даних імпульси високої напруги. Тип вихідних каскадів - відкритий колектор, тобто обов'язково треба включати на виходах резистори, під'єднані до шини живлення. Є один керуючий вхід-CS, при позитивному рівні сигналу на якому на всіх виходах встановлюються одиниці.

Основні тимчасові характеристики мікросхем ПЗУ - це дві величини затримки. Затримка вибірки адреси пам'яті - час від установки вхідного коду адреси до установки вихідного коду даних. Затримка вибірки мікросхеми - час від установки активного дозволяє керуючого сигналу CS до установки вихідного коду даних пам'яті. Затримка вибірки мікросхеми звичайно в кілька разів менше затримки вибірки адреси.

Вміст ПЗУ звичайно зображується у вигляді спеціальної таблиці, званої картою прошивки пам'яті. У таблиці відображається вміст всіх елементів пам'яті, причому в кожному рядку записується вміст 16 (або 32) послідовно що йдуть (при наростанні коду адреси) осередків. При цьому, як правило, використовується 16-річне кодування.

1.4 мікропрограмного автомата на ПЗУ

На основі мікропрограмних автоматів можна будувати пристрої, які працюють за досить складним алгоритмам, виконують різні функції, які визначаються вхідними сигналами, видають складні послідовності вихідних сигналів. При цьому алгоритм роботи мікропрограмного автомата може бути легко змінений заміною прошивки ПЗУ.

На відміну від пристроїв на "жорсткою" логікою, принцип роботи яких однозначно визначається використовуваними елементами і способом їх з'єднання, мікропрограмні автомати за допомогою однієї і тієї ж схеми можуть виконувати самі різні функції. Тобто вони набагато гнучкіші, ніж схеми на "жорсткою" логікою. До того ж проектувати мікропрограмні автомати з точки зору схемотехніки досить просто. Недоліком будь-якого мікропрограмного автомата у порівнянні зі схемами на "жорсткою" логікою є менше граничне швидкодію і необхідність складання карти прошивки ПЗУ з мікропрограмами, часто досить складними.

Найбільш поширена структура мікропрограмного автомата (Малюнок 1.4.1) включає в себе всього лише три елементи: ПЗУ, регістр, що спрацьовує по фронту, і тактовий генератор.

Малюнок 1.4.1 - Структура мікропрограмного автомата

ПЗУ має ( ) Адресних розрядів і N розрядів даних. Регістр застосовується з кількістю розрядів ( ). Розряди даних ПЗУ записуються в реєстр по позитивному фронту тактового сигналу з генератора. Частина цих розрядів (М) використовується для утворення адреси ПЗУ, інша частина ( ) Служить для формування вихідних сигналів. Вхідні сигнали (L) надходять на входи регістра і використовуються спільно з частиною вихідних розрядів ПЗУ для отримання адреси ПЗУ.

Схема працює в такий спосіб. У кожному такті ПЗУ видає код даних, тим самим визначаючи не тільки стан вихідних сигналів схеми, а й адресу ПЗУ, який встановиться в наступному такті (після наступного позитивного фронту тактового сигналу). На цей наступну адресу впливають також і вхідні сигнали. Тобто, на відміну від формувача послідовності сигналів, розглянутого в попередньому розділі, в даному випадку адреси можуть перебиратися не тільки послідовно (за допомогою лічильника), але і в довільному порядку, який визначається прошивкою ПЗУ, званої мікропрограмою.

Для забезпечення правильної роботи необхідно забезпечити, щоб за один період тактового сигналу повинні встигнути спрацювати регістр і ПЗУ. Інакше кажучи, сума затримки регістра і затримки вибірки адреси ПЗУ не повинна перевищувати періоду тактового сигналу.

1.5 Код Манчестер-II

Код Манчестер-II широко використовується при передачі сигналів на великі відстані, зокрема, в локальних мережах.

Суть манчестерського кодування ілюструється малюнком 1.5.1. Вхідний сигнал являє собою послідовність біт рівної тривалості. У кожному такті передається один біт інформації. Манчестерський код замінює одиничний інформаційний біт на негативний перехід в центрі бітового інтервалу, а нульовий інформаційний біт - на позитивний перехід в центрі бітового інтервалу. Таким чином, у центрі кожного бітового інтервалу сигналу в манчестерському коді обов'язково є фронт (позитивний або негативний), який може бути використаний приймачем цього сигналу для синхронізації прийому кожного інформаційного біта. Тому манчестерський код називається самосинхронизирующийся кодом.

Малюнок 1.5.1 - Манчестерське кодування

1.6 Протокол передачі даних

Набір правил, за яким виконується передача інформації між двома пристроями, називається протоколом передачі даних. Грамотно розроблений протокол передачі даних може істотно спростити пристрій. Для правильного декодування манчестерського коду протокол повинен містити наступну інформацію про переданих даних: частота (або період) манчестерського коду; кількість переданих даних (бітів) за один цикл передачі; напрямок передачі даних (від молодших розрядів вхідного паралельного коду до старших або навпаки); біт синхронізації (необхідний для активації роботи декодера, оскільки останній перебуває у стані очікування до моменту отримання байта інформації).

Розроблений протокол передачі даних представлений в таблиці 1.6.1.

Таблиця 1.6.1 - Протокол передачі даних

Параметр

Значення

Частота манчестерського коду

1 Гц

Розмір переданого пакета даних

8 Біт

Напрямок передачі даних

Від молодших розрядів до старших

Біт синхронізації

"0", молодший розряд переданого коду

2 СТРУКТУРНА СХЕМА ПРИСТРОЇ

Структурна схема розробляється пристрою представлена ​​на малюнку 2.1.

Рисунок 2.1 - Структура кодувальника манчестерського коду

Генератор тактового сигналу являє собою пристрій, що генерує сигнал, що управляє (CLK), який визначає момент виконання елементом або вузлом його функції. Приклад реалізації тактового генератора з використанням двох інверторів (у нестандартному включенні) представлений на малюнку 2.2.

Малюнок 2.2 - Приклад реалізації тактового генератора на інверторах

Період тактового сигналу на виході генератора визначається постійною часу RC-ланцюжка, що дорівнює добутку опору одного з резисторів ( ) На ємність конденсатора . Тому що необхідно, щоб пристрій працював на частоті 1 Гц, то ємність конденсатора , Наприклад, може дорівнювати 2мФ, а значення опорів резисторів R1 і R2 по 500 Ом. У цьому пристрої тактовий генератор в основному використовується для синхронізації роботи мікропрограмного автомата, який власне і виконує кодування вхідного коду.

Пристрої введення представляють собою набір DIP-перемикачів ВДМ1-8, за допомогою яких формується передається восьмирозрядний код і тактильну кнопку ТС-0403, яка запускає цикл передачі будовою одного байта інформації. Після завершення передачі даних пристрій переходить в стан очікування ініціалізації наступного циклу передачі даних (наступного натискання тактильної кнопки).

Блок стробування передається коду являє собою паралельний регістр К555ІР27, що спрацьовує по фронту. По натисненню кнопки тактильної код з DIP-перемикачів замикається в регістр. Таким чином, є можливість формувати наступний байт інформації на вході пристрою, ще до завершення передачі поточного байта інформації.

Манчестерське кодування (Підрозділ 1.5) передбачає подання вхідного (передається) коду в послідовному вигляді. Для виконання цієї функції призначений блок перетворення паралельного коду в послідовний, який реалізовано у вигляді восьмиканального мультиплексора К155КП7. Управління роботою мультиплексора (вибір номера каналу) здійснюється за допомогою вхідного коду адреси. Вхідний код адреси формує мікропрограмних автоматів (останній виконує перебір адрес мультиплексора від 0 до 7).

Мікропрограмних автоматів (разом з мультиплексором, яким він управляє) представлений на малюнку 2.3. Основним завданням мікропрограмного автомата є кодування вхідного послідовного коду в манчестерський.

Малюнок 2.3 - мікропрограмних автоматів для кодування Манчестер-II

Як видно з малюнка 2.3 регістр, що входить до складу мікропрограмного автомата стробирующий дані по позитивному фронті сигналу CLK. Таким чином, сигнал CLK управляє роботою мікропрограмного автомата (якщо CLK не змінюється в часі, то автомат знаходиться у режим стані). Коли цикл передачі даних завершено, автомат зводить прапор STOP (активний рівень "0").

Для управління роботою автомата (Малюнок 2.3) розроблено блок управління мікропрограмним автоматом (Малюнок 2.4), який управляє проходженням сигналу CLK з його входу на вихід (при подачі на вхід сигналу START сигнал CLK проходить на вихід; при подачі STOP - на виході "0" ).

Малюнок 2.4 - Блок управління мікропрограмним автоматом

Мікропрограма, що виконує кодування вхідного сигналу в манчестерський код і керування мультиплексором представлена ​​в таблиці 2.2. Мікропрограма, представлена ​​в таблиці 2.2 досить проста, тому детально розглядатися не буде.

Таблиця 2.2 - Мікропрограма кодувальника манчестерського коду

Адреса ПЗУ

Дані ПЗУ

Коментар

4

3

2

1

0

7

6

5

4

3

2

1

0


Вх.

Адреса

MS

Вих.

Сл. адреса


0

0

0

0

0

0

0

0

0

0

0

0

1

Кодування SYNC біта

0

0

0

0

1

0

0

1

1

0

0

1

0


0

0

0

1

0

0

0

1

0

0

0

1

1

Кодування першого ("0") розряду вхідного коду

0

0

0

1

1

0

1

0

1

0

1

0

0


0

0

1

0

0

0

1

0

0

0

1

0

1

Кодування другого ("0") розряду вхідного коду

0

0

1

0

1

0

1

1

1

0

1

1

0


0

0

1

1

0

0

1

1

0

0

1

1

1

Кодування третій ("0") розряду вхідного коду

0

0

1

1

1

1

0

0

1

1

0

0

0


0

1

0

0

0

1

0

0

0

1

0

0

1

Кодування 4-ого ("0") розряду вхідного коду

0

1

0

0

1

1

0

1

1

1

0

1

0


0

1

0

1

0

1

0

1

0

1

0

1

1

Кодування п'ятий ("0") розряду вхідного коду

0

1

0

1

1

1

1

0

1

1

1

0

0


0

1

1

0

0

1

1

0

0

1

1

0

1

Кодування 6-ого ("0") розряду вхідного коду

0

1

1

0

1

1

1

1

1

1

1

1

0


0

1

1

1

0

1

1

1

0

1

1

1

1

Кодування сьомого ("0") розряду вхідного коду

0

1

1

1

1

0

0

0

1

0

0

0

0


1

0

0

0

0

0

0

0

1

0

0

0

1

Кодування SYNC біта (виключено протоколом)

1

0

0

0

1

0

0

1

0

0

0

1

0


1

0

0

1

0

0

0

1

1

0

0

1

1

Кодування першого ("1") розряду вхідного коду

1

0

0

1

1

0

1

0

0

0

1

0

0


1

0

1

0

0

0

1

0

1

0

1

0

1

Кодування другого ("1") розряду вхідного коду

1

0

1

0

1

0

1

1

0

0

1

1

0


1

0

1

1

0

0

1

1

1

0

1

1

1

Кодування третій ("1") розряду вхідного коду

1

0

1

1

1

1

0

0

0

1

0

0

0


1

1

0

0

0

1

0

0

1

1

0

0

1

Кодування 4-ого ("1") розряду вхідного коду

1

1

0

0

1

1

0

1

0

1

0

1

0


1

1

0

1

0

1

0

1

1

1

0

1

1

Кодування п'ятий ("1") розряду вхідного коду

1

1

0

1

1

1

1

0

0

1

1

0

0


1

1

1

0

0

1

1

0

1

1

1

0

1

Кодування 6-ого ("1") розряду вхідного коду

1

1

1

0

1

1

1

1

0

1

1

1

0


1

1

1

1

0

1

1

1

1

1

1

1

1

Кодування сьомого ("1") розряду вхідного коду

1

1

1

1

1

0

0

0

0

0

0

0

0


Необхідно тільки відзначити, що оскільки вхідний біт кодується фронтом вихідного сигналу, то для формування останнього необхідно два такту роботи мікропрограмного автомата. Тому інкрементація адреси мультиплексора відбувається кожен другий такт мікропрограмного автомата. Коли молодші 4 розряду даних ПЗУ дорівнюють нулю прапор STOP зводиться і робота автомата припиняється (блок керування мікропрограмного автомата не пропускає тактовий сигнал). Оскільки один з восьми бітів пакета переданих даних використовується для синхронізації, то

Як пристрій виводу використовується светоизлучающий діод АЛ307Г-М.

Таким чином, вище були прокоментовані всі основні вузли (окремо) спроектованого кодувальника манчестерського коду. Повна принципова схема кодувальника представлена ​​у додатку.

3 СИМУЛЯЦІЇ СХЕМИ В САПР ALTERA QUARTUS II

Схема , Що реалізує мікропрограмних автоматів на ПЗП для кодування манчестерського коду представлена ​​на малюнку 3.1. Карта прошивки ПЗУ представлена ​​на малюнку 3.2.

Малюнок 4.1 - Кодувальник манчестерського коду

Рисунок 3.2 - Карта прошивки ПЗУ мікропрограмного автомата

За допомогою засобів симуляції та часового аналізу САПР Altera Quartus II отримана тимчасова діаграма (Малюнок 3.3) для схеми кодувальника манчестерського коду, зображеного на малюнку 3.1. Тимчасова діаграма на малюнку 3.3 підтверджує правильність роботи отриманої схеми.

Малюнок 3.3 - Тимчасова діаграма кодувальника манчестерського коду

Пронумеровані маски на тимчасовій діаграмі синтезованого кодувальника (Малюнок 3.3) мають наступні пояснення:

  1. Запуск кодувальника по передньому фронті сигналу START.

  2. Кодування DATA [0], тобто "0".

  3. Кодування DATA [1], тобто "1".

  4. Кодування DATA [2], тобто "0".

  5. Кодування DATA [3], тобто "1".

  6. Кодування DATA [4], тобто "1".

  7. Кодування DATA [5], тобто "0".

  8. Кодування DATA [6], тобто "0".

  9. Кодування DATA [7], тобто "0". Зупинка кодувальника (перехід кодувальника в стан очікування наступного сигналу START).

    ВИСНОВКИ

    Код Манчестер-II є біполярним дворівневим самосинхронизирующийся кодом. Логічному нулю відповідає позитивний фронт, а логічною одиниці негативний фронт закодованого сигналу. Біт позначений переходом в центрі тактового інтервалу, за яким і виділяється синхросигнал. Безсумнівна перевага коду - відсутність постійної складової при передачах довгих послідовностей нулів або одиниць.

    Для чого в зовнішніх запам'ятовуючих пристроях використовується код Манчестер II? До недавнього часу був найпоширенішим в локальних мережах (діаграма г). Застосовується в технологіях Ethernet і Token Ring. Для кодування одиниць і нулів використовується перепад потенціалу, тобто фронт імпульсу. При манчестерському кодуванні кожен такт ділиться на дві частини. Інформація кодується перепадами потенціалу, що відбуваються в середині кожного такту. Одиниця кодується перепадом від високого рівня сигналу до низького, а нуль - зворотним перепадом. Переходи виробляються в середині тимчасового інтервалу, відведеного кожному бінарного биту. Код Манчестер II легко виходить з коду без повернення до нуля, якщо останній подати на один вхід схеми логічного рівнозначності, на другий вхід якої подано синхросигнал у вигляді меандру з періодом, рівним періоду коду БВН, і синфазний з ним. [+] Має гарні самосинхронизирующийся властивостями. [+] Смуга пропускання манчестерського коду вже, ніж у біполярного імпульсного. [+] Немає постійної складової (половину часу сигнал позитивний, половину - негативний). [+] Потрібно додаткового джерела живлення для лінії зв'язку [+] в середньому ширина смуги манчестерського коду в півтора рази вужчий, ніж у біполярного імпульсного коду Код Манчестер-II, або манчестерський код, набув найбільшого поширення в локальних мережах. Він також відноситься до самосинхронизирующийся кодами, але на відміну від коду RZ має не три, а всього лише два рівні, що сприяє його кращою перешкодозахищеності. Логічному нулю відповідає позитивний перехід в центрі біта (тобто перша половина бітового інтервалу - низький рівень, друга половина - високий), а логічній одиниці відповідає негативний перехід в центрі біта (або навпаки). Обов'язкова наявність переходу в центрі біта дозволяє приймачу коду Манчестер-П легко виділити з прийшов сигналу синхросигнал, що дає можливість передавати інформацію як завгодно великими пакетами без втрат через рассинхронізациі. Допустиме розходження годинника приймача і передавача може досягати величини 25%.

    ДОДАТОК

    Таблиця - ManchCoder Firmware

    ROM ADDRESS

    ADDR BIN

    DATA BIN

    ROM DATA


    4

    3

    2

    1

    0

    7

    6

    5

    4

    3

    2

    1

    0


    HEX

    In

    Cell

    MS

    Out

    Next Cell

    HEX

    00

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    1

    01

    01

    0

    0

    0

    0

    1

    0

    0

    1

    1

    0

    0

    1

    0

    32

    02

    0

    0

    0

    1

    0

    0

    0

    1

    0

    0

    0

    1

    1

    23

    03

    0

    0

    0

    1

    1

    0

    1

    0

    1

    0

    1

    0

    0

    54

    04

    0

    0

    1

    0

    0

    0

    1

    0

    0

    0

    1

    0

    1

    45

    05

    0

    0

    1

    0

    1

    0

    1

    1

    1

    0

    1

    1

    0

    76

    06

    0

    0

    1

    1

    0

    0

    1

    1

    0

    0

    1

    1

    1

    67

    07

    0

    0

    1

    1

    1

    1

    0

    0

    1

    1

    0

    0

    0

    98

    08

    0

    1

    0

    0

    0

    1

    0

    0

    0

    1

    0

    0

    1

    89

    09

    0

    1

    0

    0

    1

    1

    0

    1

    1

    1

    0

    1

    0

    BA

    0A

    0

    1

    0

    1

    0

    1

    0

    1

    0

    1

    0

    1

    1

    AB

    0B

    0

    1

    0

    1

    1

    1

    1

    0

    1

    1

    1

    0

    0

    DC

    0C

    0

    1

    1

    0

    0

    1

    1

    0

    0

    1

    1

    0

    1

    CD

    0D

    0

    1

    1

    0

    1

    1

    1

    1

    1

    1

    1

    1

    0

    FE

    0E

    0

    1

    1

    1

    0

    1

    1

    1

    0

    1

    1

    1

    1

    EF

    0F

    0

    1

    1

    1

    1

    0

    0

    0

    1

    0

    0

    0

    0

    10

    10

    1

    0

    0

    0

    0

    0

    0

    0

    1

    0

    0

    0

    1

    11

    11

    1

    0

    0

    0

    1

    0

    0

    1

    0

    0

    0

    1

    0

    22

    12

    1

    0

    0

    1

    0

    0

    0

    1

    1

    0

    0

    1

    1

    33

    13

    1

    0

    0

    1

    1

    0

    1

    0

    0

    0

    1

    0

    0

    44

    14

    1

    0

    1

    0

    0

    0

    1

    0

    1

    0

    1

    0

    1

    55

    15

    1

    0

    1

    0

    1

    0

    1

    1

    0

    0

    1

    1

    0

    66

    16

    1

    0

    1

    1

    0

    0

    1

    1

    1

    0

    1

    1

    1

    77

    17

    1

    0

    1

    1

    1

    1

    0

    0

    0

    1

    0

    0

    0

    88

    18

    1

    1

    0

    0

    0

    1

    0

    0

    1

    1

    0

    0

    1

    99

    19

    1

    1

    0

    0

    1

    1

    0

    1

    0

    1

    0

    1

    0

    AA

    1A

    1

    1

    0

    1

    0

    1

    0

    1

    1

    1

    0

    1

    1

    BB

    1B

    1

    1

    0

    1

    1

    1

    1

    0

    0

    1

    1

    0

    0

    CC

    1C

    1

    1

    1

    0

    0

    1

    1

    0

    1

    1

    1

    0

    1

    DD

    1D

    1

    1

    1

    0

    1

    1

    1

    1

    0

    1

    1

    1

    0

    EE

    1E

    1

    1

    1

    1

    0

    1

    1

    1

    1

    1

    1

    1

    1

    FF

    1F

    1

    1

    1

    1

    1

    0

    0

    0

    0

    0

    0

    0

    0

    00

    Додати в блог або на сайт

    Цей текст може містити помилки.

    Комунікації, зв'язок, цифрові прилади і радіоелектроніка | Курсова
    183.8кб. | скачати


    Схожі роботи:
    Синтез мікропрограмних автоматів
    Зовнішні запам`ятовуючі пристрої 2
    Постійні запам ятовувальні пристрої
    Зовнішні запам`ятовуючі пристрої
    Оперативні запам ятовувальні пристрої
    Зовнішні запам`ятовуючі пристрої ВЗП
    Зовнішні запам ятовуючі пристрої пам ять комп ютера
    Піктограма як засіб для ефективного запам`ятовування
    Метод словникового кодування Зеева Лемпела Диференціальне кодування
    © Усі права захищені
    написати до нас